现代计算机基于冯诺依曼引入的存储程序概念，这也是冯诺依曼型计算机的主要设计思想。在这种存储程序概念中，程序和数据存储在称为存储器的单独存储单元中，并被同等对待。这个新颖的想法意味着用这种架构构建的计算机将更容易重新编程。

　　它也被称为IAS计算机，具有三个基本单元：

　　中央处理器 (CPU)

　　主存储单元

　　输入/输出设备

　　它们的详细如下：

　　控制单元——

　　控制单元 (CU) 处理所有处理器控制信号。它指导所有输入和输出流，获取指令代码，并控制数据在系统中的移动方式。

　　算术和逻辑单元 (ALU) –

　　算术逻辑单元是 CPU 的一部分，它处理 CPU 可能需要的所有计算，例如加法、减法、比较。它执行逻辑运算、位移运算和算术运算。

　　主存储器单元（寄存器）——

　　累加器：存储 ALU 的计算结果。

　　程序计数器 (PC)：跟踪要处理的下一条指令的内存位置。然后 PC 将下一个地址传递给内存地址寄存器 (MAR)。

　　内存地址寄存器（MAR）：它存储需要从内存中取出或存储到内存中的指令的内存位置。

　　内存数据寄存器 (MDR)：它存储从内存中获取的指令或任何要传输到内存并存储在内存中的数据。

　　当前指令寄存器（CIR）：它在等待编码和执行时存储最近获取的指令。

　　指令缓冲寄存器（IBR）：不立即执行的指令放在指令缓冲寄存器IBR中。

　　输入/输出设备——程序或数据在 CPU 输入指令的控制下从输入设备或辅助存储器读入主存储器。输出设备用于从计算机输出信息。如果某些结果是由计算机评估并存储在计算机中的，那么在输出设备的帮助下，我们可以将它们呈现给用户。

　　总线——数据从计算机的一个部分传输到另一个部分，通过总线将所有主要的内部组件连接到 CPU 和内存。类型：

　　数据总线：它在内存单元、I/O 设备和处理器之间传输数据。

　　地址总线：它在内存和处理器之间传送数据（不是实际数据）的地址。

　　控制总线：它承载来自 CPU 的控制命令（以及来自其他设备的状态信号），以控制和协调计算机内的所有活动。

　　冯诺依曼瓶颈——

　　无论我们做什么来提高性能，我们都无法摆脱这样一个事实，即一次只能执行一条指令，并且只能按顺序执行。这两个因素都阻碍了 CPU 的能力。这通常被称为“冯诺依曼瓶颈”。我们可以为冯诺依曼处理器提供缓存、 RAM 或更快的组件，但如果要在 CPU 性能方面取得原始收益，则需要对 CPU 配置进行有影响力的检查。

　　这种架构非常重要，用于我们的 PC 甚至超级